添加收藏夹  设为首页  服务热线:0755-83030533  13751165337
51电子网联系电话:+86-0755-83030533
位置:首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1207页 > CY7B923-155JI
CY7B923
CY7B933
的HOTLink
发射器/接收器
特点
•光纤通道标准
• IBM ESCON
兼容
• DVB- ASI标准
• ATM兼容
• 8B / 10B编码的位或10位未编码
•标准的HOTLink
: 160-330 Mbps的
•高速的HOTLink : 160-400 Mbps的高速
应用
•低速的HOTLink : 150-160 Mbps的低成本光纤
应用
• TTL同步I / O
•无需外部锁相环( PLL )组件
•三重100K PECL串行输出
•双100K PECL串行输入
•低功耗: 350毫瓦(德克萨斯州) , 650毫瓦器(Rx )
•兼容光纤模块,同轴电缆和
双绞线媒体
•内建自测试( BIST )
•单+ 5V电源
• 28引脚SOIC / PLCC / LCC
•无铅封装
0.8μ的BiCMOS
功能说明
该CY7B923的HOTLink
发射器和CY7B933的HOTLink
接收器是点 - 点通信积木
在高速串行链路的数据传输(光纤,同轴电缆和
双绞线) 。标准的HOTLink数据速率范围从160到
330兆位/秒。更高速度的HOTLink也可用于
高速应用( 160-400比特/秒) ,以及,
廉价
应用程序,
HOTLink-155
(150–160
兆位/秒的操作)。
图1
显示了典型的连接
系统蒸发散到主机系统或控制器。
八比特的用户数据或协议信息的装入
中的HOTLink发送器和编码。串行数据
移出三个差分正ECL ( PECL )连载
在比特率端口(它是10倍的字节速率)。
该接收器的HOTLink接收串行比特流在其differ-
无穷区间线路接收器输入端,并使用一个完全集成的
PLL时钟同步,恢复定时信息
必要时进行数据重建。该位流是deseri-
alized ,解码,并检查传输错误。
回收的字节列在平行于接收主机
连同一个字节速率时钟。
在8B / 10B编码器/解码器,可以在系统中禁用的
已经编码或加扰的传输的数据。 I / O信号
可用于创建一个无缝接口与两个
异步FIFO的(即CY7C42X )和时钟的FIFO (即
CY7C44X ) 。一个BIST模式发生器和校验器允许
测试发射机,接收机,以及连接连杆作为
一个系统的诊断检查的一部分。
HOTLink器件非常适用于多种应用场合
并行接口可以被替换为一个高速
点至点的串行链路。应用包括互连
工作站,服务器,海量存储,视频传输
设备。
CY7B923发送器逻辑框图
RP ENN
ENA
D
0–7
(D
B-H
)
SC / D(大)
SVS ( DJ )
FOTO
CY7B933接收器逻辑框图
RF
A / B
INA +
INA-
INB ( INB + )
SI ( INB- )
PECL
TTL
数据
成帧器
CKW
启用
输入寄存器
解码器
注册
编码器
时钟
发电机
OUTA
OUTB
OUTC
模式
BISTEn
TEST
逻辑
SO
REFCLK
模式
BISTEn
时钟
SYNC
解码器
TEST
逻辑
产量
注册
CKR
RDY
Q
0–7
(Q
B-H
)
RVS ( QJ )
SC / D( QA)
赛普拉斯半导体公司
文件编号: 38-02017牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2005年8月29日
CY7B923
CY7B933
协议
逻辑
7B923
发送
TER
发送
信息
卜FF器
7B933
接收器
主持人
串行链路
主持人
图1的HOTLink系统连接
CY7B923发送器引脚配置
SOIC
顶视图
OUTB-
OUTC ±
OUTC +
V
CCN
BISTEn
GND
模式
RP
V
CCQ
SVS (D
j
)
(D
h
) D
7
(D
g
)D
6
(D
f
)D
5
(D
i
)D
4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
7B923
28
27
26
25
24
23
22
21
20
19
18
17
16
15
CY7B933接收引脚配置
SOIC
顶视图
OUTB +
OUTA +
OUTA-
FOTO
新奥
ENA
V
CCQ
CKW
GND
SC / D (D
a
)
D
0
(D
b
)
D
1
(D
c
)
D
2
(D
d
)
D
3
(D
e
)
INA-
INA +
A / B
BISTEn
RF
GND
RDY
GND
V
CCN
RVS (Q
j
)
(Q
h
) Q
7
(Q
g
) Q
6
(Q
f
) Q
5
(Q
i
) Q
4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
7B933
28
27
26
25
24
23
22
21
20
19
18
17
16
15
PLCC / LCC
顶视图
V
CCN
OUTC +
OUTC ±
OUTB-
OUTB +
OUTA +
OUTA-
PLCC / LCC
顶视图
BISTEn
A / B
INA +
INA-
INB ( INB + )
SI ( INB- )
模式
4 3 2 1 28 2726
BISTEn
GND
模式
RP
V
CCQ
SVS (D
j
)
(D
h
)D
7
5
6
7
7B923
8
9
10
11 1213 14 15 16 1718
25
24
23
22
21
20
19
FOTO
新奥
ENA
V
CCQ
CKW
GND
SC / D (D
a
)
4 3 2 1 28 2726
D
6
D
5
D
4
D
3
D
2
D
1
D
0
RF
GND
RDY
GND
V
CCN
RVS (Q
j
)
(Q
h
) Q
7
5
6
7
7B933
8
9
10
11 1213 14 15 16 1718
25
24
23
22
21
20
19
(D
g
)
(D
f
)
(D
i
)
(D
e
)
(D
d
)
(D
c
)
(D
b
)
文件编号: 38-02017牧师* E
(Q
g
)
(Q
f
)
(Q
i
)
(Q
e
)
(Q
d
)
(Q
c
)
(Q
b
)
Q
6
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
接受
信息
卜FF器
INB ( INB + )
SI ( INB- )
模式
REFCLK
V
CCQ
SO
CKR
V
CCQ
GND
SC / D (Q
a
)
Q
0
(Q
b
)
Q
1
(Q
c
)
Q
2
(Q
d
)
Q
3
(Q
e
)
REFCLK
V
CCQ
SO
CKR
V
CCQ
GND
SC / D (Q
a
)
第33 2
协议
逻辑
CY7B923
CY7B933
引脚说明
CY7B923的HOTLink发送器
名字
D
0−7
(D
b
h
)
SC / D (D
a
)
I / O
TTL IN
描述
并行数据输入。
数据移入在CKW的上升沿,如果ENA为低电平时,发射器(或
在下一个上升的CKW与新奥LOW ) 。如果ENA和新奥都很高,一个空字符( K28.5 )被发送。
当MODE为高电平,D
0, 1, ...7
成为ð
B,C , ... H
上。
特殊字符/数据选择。
一个高点的时候CKW上升SC / D使发射器编码
D上的图案
0−7
作为控制码(特殊字符),而一个低电平使数据被编码
使用8B / 10B数据字母表。当MODE为高电平, SC / D (D
a
)作用为D
a
输入。 SC / D具有
相同的定时为D
0−7
.
发送违反符号。
如果SVS为高电平时CKW上升,违反符号进行编码并发送
而在并行输入端的数据被忽略。如果SVS为低电平,D的状态
0−7
和SC / D决定
该代码发送。在正常或测试模式下,该引脚覆盖BIST发电机和强制传输
对违反码。当模式为高(将发射机放置在非编码模式)中, SVS (四
j
)的行为
作为D
j
输入。 SVS具有相同的定时为D
0−7
.
启用并行数据。
如果ENA为低电平上CKW的上升沿,数据被加载时,进行编码,并
发送。如果ENA和新奥高,数据输入被忽略,发射器将插入一个空
字符( K28.5 )来填充用户数据之间的空间。 ENA可连续举行HIGH / LOW或
可以与每个数据字节是脉冲的发送。如果ENA被用于数据控制,新奥将正常
绑高,但可用于BIST功能的控制。
启用下并行数据。
如果新奥集团为低,出现在D中的数据
0−7
在CKW的下一个上升沿
加载后,进行编码,并发送出去。如果ENA和新奥都很高,出现在D中的数据
0−7
在该下一次上升
CKW的边缘会被忽略,发射器将插入一个空字符来填充之间的空间
用户数据。 ENN可以连续地保持高/低,或者它可以与发送的每个数据字节脉冲。如果
ENN被用于数据控制, ENA通常将绑高,但可用于BIST
功能控制。
时钟写。
CKW是既为乘法的PLL生成的时钟频率参考
高速传输时钟,并且,用于同步​​的并行数据输入的字节速率的写信号。 CKW
必须连接到指定的频率范围内运行的一个晶体控制的时基
发射器和接收器。
光纤发射器关闭。
FOTO确定两个三PECL电发射机的功能
输出对。如果FOTO为低电平,由发送器编码的数据将出现在输出端contin-
uously 。如果FOTO为高电平, ± OUTA和OUTB ±被迫自己的“逻辑0 ”状态( OUT + = LOW和
OUT- =高) ,造成光纤发射模块到熄灭的光输出。 OUTC不受影响
由上FOTO水平,并可以被用作一个环回信号源为电路板级的诊断测试。
TTL IN
SVS
(D
j
)
TTL IN
ENA
TTL IN
新奥
TTL IN
CKW
TTL IN
FOTO
TTL IN
OUTA-
OUTB-
OUTC ±
PECL输出
差分串行数据输出。
这些PECL 100K输出( + 5V参考)能够驱动
端接的传输线或商用光纤发射器模块。未使用的双输出
可处于打开状态,或有线到V
CC
以降低功耗,如果不需要的输出。 OUTA ±和OUTB ±
通过FOTO水平进行控制,并且将继续在其“逻辑零”状态时, FOTO是
断言。 OUTC ±不受上FOTO水平。 ( OUTA +和OUTB +被用作一个差
测试时钟输入,同时在测试模式,即MODE =未连接或被迫V
CC/2
.)
在水平
编码器模式选择。
关于模式的电平来确定要使用的编码方法。当有线
到GND ,模式选择8B / 10B编码。当连接到V
CC
中,数据的输入绕过编码器和
D上的位模式
A〜J
直接进入到移位寄存器。当悬空(内部电阻保持在输入
V
CC
/ 2 )的内部位时钟发生器被禁止和+ OUTA / OUTB +成为差位时钟
用于工厂测试。在典型的应用模式是有线到V
CC
或GND 。
BIST启用。
当BISTEN为低电平且ENA和新奥高,发射器发送的交替
1-0模式( D10.2或D21.5 ) 。当任一ENA或ENN置为低电平和BISTEN为低时,所述发送器
开始重复测试序列,使发射器和接收器共同努力,测试
功能全环节。在正常使用该输入端保持高电平或有线到V
CC
。该BIST发生器
是,不需要初始化一个自由运行模式发生器,但是,如果需要,所述BIST序列可以
通过短暂地断言SVS而BISTEN为低电平被初始化。 BISTEN具有相同的定时
D
0-7
.
读脉冲。
RP为60%的低占空比字节速率脉冲适合于读脉冲在CY7C42X列车
FIFO中。在RP上的频率是相同的CKW当由ENA的激活,并且占空比是独立
的CKW占空比。脉冲宽度由内部逻辑发射机设置。在BIST模式, RP会
保持高电平为所有,但一个测试循环的最后一个字节。 RP将每个脉冲循环BIST低一个字节的时间。
模式
BISTEn
TTL IN
RP
TTL OUT
文件编号: 38-02017牧师* E
第33 3
CY7B923
CY7B933
CY7B923的HOTLink发送器
(续)
名字
V
CCN
V
CCQ
GND
I / O
描述
功率输出驱动器。
电源内部电路。
地面上。
CY7B933 HOTLink接收
名字
Q
0−7
(Q
b
h
)
SC / D (Q
a
)
I / O
TTL OUT
TTL OUT
描述
Q
0–7
并行数据输出。
Q
0–7
包含最近接收到的数据。这些输出改变
同步与CKR 。当MODE为高电平,Q
0, 1, ...7
成为Q
B,C , ... H
上。
特殊字符/数据选择。
SC / D表示接收到的数据的上下文。高表示
控制(特殊字符)编码,低电平表示数据字符。当MODE为高电平(放置
接收器在非编码模式)中, SC / D作为Q
a
输出。 SC / D具有相同的定时为Q
0−7
.
收到违反符号。
在RVS一个高电平表示一个编码规则违反已检测
在接收到的数据流。的低电平表明已检测到任何错误。在BIST模式下,一个低
在RVS表示发射器,接收器,以及链路上的逐字节基础上的正确操作。
当MODE为高(放置在非编码模式接收器) , RVS充当Q
j
输出。 RVS有
相同的定时为Q
0−7
.
数据输出就绪。
一个低脉冲的RDY表示新数据已收到并准备
待递送。如果丢失一个脉冲的RDY显示接收到的数据是空字符(通常
由发射器作为数据输入之间的垫)插入。在BIST模式RDY将保持低位所有
但在测试循环的最后一个字节和将脉冲每BIST环高一个字节的时间。
时钟读取。
这个字节速率时钟输出相位和频率对准,以将输入的串行数据
流。 RDY ,Q
0−7
, SC / D和RVS全部同步切换与此输出的上升沿。
串行数据输入选择。
这PECL 100K ( + 5V参考)输入选择INA或INB为活动
数据输入。如果A / B为高电平,INA被连接到移位器和信号连接到INA将被解码。
如果A / B是低INB被选中。
串行数据输入A.
在接收器处的通信链路的一端的差分信号可以是
连接到差分输入对INA ±或INB ± 。无论是对INA或INB对可以使用
作为主要的数据输入,而另一个可以用作回传信道,或作为替代数据
通过输入的A / B的状态选择。故意不使用的差分线对的一个输入端( INA ±或± INB )
应终止于V
CC
通过1-5千欧姆的电阻,以确保没有数据转换是acciden-
理货创建。
串行数据输入B.
该引脚可以是一个单端PECL数据接收的政府间谈判机构( INB )或半
差分对。如果是这样被连接到V
CC
,然后INB ±可以用作差分线路接收机间
可转换与INA ± 。如果是正常连接并加载, INB变成单端PECL
100K (+ 5V参考)的串行数据输入端。 INB被用作测试时钟,而在测试模式。
状态输入。
该引脚可以是一个单端PECL状态监控输入INB的( SI )或半
差分对。如果是这样被连接到V
CC
,然后INB ±可以用作差分线路接收机间
可转换与INA ± 。如果是正常连接并加载, SI变成单端PECL
100K ( + 5V参考)状态监视器输入,被翻译成在SO引脚上的TTL电平信号。
状态出来。
SO是SI的TTL -翻译的输出。它通常用于转换载波检测
从光纤接收器连接到SI输出。当该引脚通常连接和加载
(没有任何外部上拉电阻),SO将假定相同的逻辑电平为SI和INB将变得
单端PECL串行数据输入。如果状态监视器的翻译是不希望的,那么可能会
是有线到V
CC
和INB ±对可以用作差分串行数据输入。
重构启用。
射频控制在接收器成帧器逻辑。当射频举行HIGH,每个SYNC
在移位器将检测到帧后面的数据( K28.5 )的象征。如果是高的2048连续
字节,内部成帧器切换到双字节模式。当射频保持低电平时,重新规划逻辑
被禁用。输入的数据流,然后连续地进行反序列化,并使用字节解码
边界由内部字节计数器设置。在数据流中的位错误不会造成别名同步
字符错误地重新构建数据。
RVS (Q
j
)
TTL OUT
RDY
TTL OUT
CKR
A / B
TTL OUT
PECL IN
INA-
差异在
INB
( INB + )
PECL IN
(中DIFF )
SI
( INB- )
PECL IN
(中DIFF )
SO
TTL OUT
RF
TTL IN
文件编号: 38-02017牧师* E
第33 4
CY7B923
CY7B933
CY7B933 HOTLink接收
(续)
名字
REFCLK
I / O
TTL IN
描述
参考时钟。
REFCLK是针对时钟/数据同步的PLL时钟频率基准。
REFCLK设置的大致中心频率为内部PLL跟踪输入位流。
REFCLK必须连接到的频率范围内运行的一个晶体控制的时基
与Tx / Rx对,频率必须是相同的发射机CKW频率(内
CKW
±
0.1%).
解码器模式选择。
在模式引脚上的电平来确定要使用的解码方法。
当连接到GND ,模式选择8B / 10B解码。当连接到V
CC
,注册器的内容
绕过译码器和被发送至Q
A〜J
直接。当悬空(内部电阻按住MODE
脚在V
CC
/ 2 )内部时钟发生器被禁止, INB变比特率测试时钟是
用于工厂测试。在典型应用中,模式是有线到V
CC
或GND 。
内建自测试开启。
当BISTEN为低电平时,接收器等待一个D0.0 (发送一次每BIST
环)字符,并开始一个连续的测试序列,测试发射器的功能,
所述接收器,以及连接它们的链路。在BIST模式的测试的状态可以与被监控
RDY和RVS输出。在正常使用中BISTEN保持高电平或有线到V
CC
。 BISTEN具有相同的
时序为Q
0–7
.
功率输出驱动器。
电源内部电路。
地面上。
时间的流逝与输入禁用,编码器将输出
特殊字符K28.5逗号(或同步),将
保持连接的同步。 SVS输入力变压器
规定违反符号的使命,让用户
检查错误处理系统逻辑控制器或propri-
etary应用。
该编码器的8B / 10B编码函数可以被旁路
对于包括外部编码器和扰码器系统
函数作为控制器的一部分。该旁路被控制
设置模式选择引脚为高电平。当在旁路模式下,D
一个-j中
(请注意,比特顺序在光纤通道8B / 10B指定
代码)成为10输入到移位器,以D
a
作为
第一个位被移出。
该移位器接收的并行数据从编码器一次每
使用字节的时间和移动它的串行接口的输出缓冲器
锁相环(PLL)倍频位时钟运行在十(10 )倍的字节
时钟速率。定时的并行传输是通过控制
计数器包含在时钟发生器,并且不会受
在输入引脚的信号电平或定时。
OUTA , OUTB , OUTC
串行接口的PECL输出缓冲器( ECL100K为参考
转制为+ 5V)是驱动程序的串行媒体。它们都是
连接到所述移位器,并且包含相同的串行数据。两
输出对( OUTA ±和OUTB ±)是可控制的
FOTO输入,并可以由系统控制器被禁用
强制逻辑零(即“点火”)的输出。第三
输出对( OUTC ±)不受FOTO和将供应
适合的环回测试的连续数据流
子系统。
OUTA ±和OUTB ±将向FOTO输入变化作出反应
在数位时代。然而,由于FOTO是不同步的
认列与发送数据流时,该输出将是
强制关闭或任意点开启在数据的发送。
此功能的目的是增强外部激光安全
控制器和用于帮助接收器PLL的测试。
模式
在水平
BISTEn
TTL IN
V
CCN
V
CCQ
GND
CY7B923的HOTLink发送器框图
描述
输入寄存器
输入寄存器保存到由要处理的数据
的HOTLink发射机和允许进行输入时刻
与标准的FIFO是一致的。输入寄存器的时钟
通过CKW和装载在D信息
0-7
, SC / D和
SVS引脚。两个使能输入( ENA和ENN )允许用户
当数据在寄存器中装入选择。主张ENA
(启用,低电平有效)引起的要加载的输入
在CKW的上升沿进行注册。如果新奥(启用下,积极
低)被置位时CKW上升时,数据存在于
在CKW的下一个上升沿输入将被加载到
输入寄存器。如果没有ENA新奥也不是低电平上
CKW的上升沿,则一个SYNC ( K28.5 )字符是
发送。这两个输入端允许适当的时机和功能
无论是用异步FIFO的时钟或兼容性
FIFO中没有外部逻辑,如图
图4中。
在BIST模式中,输入寄存器变为签名
由逻辑转换的并行输入模式发生器
注册成线性反馈移位寄存器( LFSR ) 。当
启用,该线性反馈移位寄存器将产生一个511字节的序列,该序列
包括所有的数据和特殊字符代码,其中包括
明显违反符号。这种模式提供了一个可预测的
但是可以匹配到一个伪随机序列
相同的线性反馈移位寄存器的接收器。
编码器
该编码器将通过所述输入保持的输入数据
注册成更适合于传输的串行形式
接口链路。用ANSI X3.230指定所使用的代码
(光纤通道)和IBM ESCON通道(码表是
在此数据表的末尾) 。八ð
0–7
数据输入是
转换到任何一个数据符号或特殊字符,
根据SC / D输入的状态。如果SC / D为高电平,
输入的数据表示的控制码和编码
使用特殊字符代码表。如果SC / D为低电平时,
数据输入使用的数据代码表转换。如果一个字节
文件编号: 38-02017牧师* E
第33 5
CY7B923
CY7B933
的HOTLink ™发射器/接收器
特点
光纤通道标准
IBM ESCON
®
柔顺
DVB- ASI标准
ATM兼容
8B / 10B编码的位或10位未编码
标准的HOTLink : 160-330 Mbps的
高速的HOTLink : 160-400 Mbps的高速AP-
并发症
低速的HOTLink : 150-160 Mbps的低成本光纤
应用
TTL同步I / O
无需外部PLL元件
三重100K PECL串行输出
双100K PECL串行输入
低功耗: 350毫瓦(德克萨斯州) , 650毫瓦器(Rx )
适用于光纤模块,同轴电缆,以及
双绞线媒体
内建自测试
+ 5V单电源
28引脚SOIC / PLCC / LCC
0.8μ的BiCMOS
双绞线) 。标准的HOTLink数据速率范围从
160-330兆比特/秒。更高速度的HOTLink也可用
能够用于高速应用( 160-400比特/秒),如
以及为那些低成本应用的HOTLink -155 ( 150-160
兆位/秒的操作)。
图1
显示了典型的连接
系统蒸发散到主机系统或控制器。
八比特的用户数据或协议信息的装入
中的HOTLink发送器和编码。串行数据SHIFT-
编出了三个差分正ECL ( PECL )串行端口
在比特率(即10倍于字节速率)。
该接收器的HOTLink接收串行比特流在其昼夜温差
髓鞘线路接收器输入端,并使用一个完全集成的
PLL时钟同步,恢复的时间信息,必要请
埃森进行数据重建。比特流进行反序列化,
解码,并检查传输错误。回收
字节都平行地沿着与接收主机
一个字节的速率时钟。
在8B / 10B编码器/解码器,可以在系统中禁用的
已经编码或加扰的传输的数据。 I / O信号
可用于创建一个无缝接口与两个异步
异步的FIFO中(即CY7C42X )和时钟频率的FIFO (即
CY7C44X ) 。内置自测试图形发生器和校验器
允许测试发射机,接收机,以及连接
链路作为一个系统的诊断检查的一部分。
HOTLink器件非常适用于多种应用场合
并行接口可以被替换为一个高速
点至点的串行链路。应用包括互连
工作站,服务器,海量存储,视频传输
设备。
功能说明
该CY7B923的HOTLink ™发射器和CY7B933的HOTLink
接收器是点 - 点通信积木
在高速串行链路的数据传输(光纤,同轴电缆和
CY7B923发送器逻辑框图
RP ENN ENA
SC / D (D
a
)
D
0− 7
(D
b
h
)
SVS (D
j
)
启用
输入寄存器
FOTO
CY7B933接收器逻辑框图
RF
A / B
INA +
INA-
INB ( INB + )
SI ( INB- )
PECL
TTL
数据
成帧器
解码器
注册
CKW
编码器
时钟
发电机
SO
OUTA
OUTB
OUTC
模式
BISTEn
TEST
逻辑
B923–1
REFCLK
模式
BISTEn
时钟
SYNC
解码器
TEST
逻辑
产量
注册
CKR
RDY
Q
0− 7
(Q
b
h
)
RVS (Q
j
)
SC / D (Q
a
) B923–2
的HOTLink是赛普拉斯半导体公司的商标。
ESCON是IBM公司的注册商标。
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
1999年4月5日
CY7B923
CY7B933
协议
逻辑
7B923
发送
TER
发送
信息
卜FF器
7B933
接收器
主持人
B923–3
串行链路
主持人
图1的HOTLink系统连接
CY7B923发送器引脚配置
SOIC
顶视图
OUTB-
OUTC ±
OUTC +
V
CCN
BISTEn
GND
模式
RP
V
CCQ
SVS (D
j
)
(D
h
) D
7
(D
g
)D
6
(D
f
)D
5
(D
i
)D
4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
7B923
28
27
26
25
24
23
22
21
20
19
18
17
16
15
CY7B933接收引脚配置
SOIC
顶视图
OUTB +
OUTA +
OUTA-
FOTO
新奥
ENA
V
CCQ
CKW
GND
SC / D (D
a
)
D
0
(D
b
)
D
1
(D
c
)
D
2
(D
d
)
D
3
(D
e
)
B923–5
INA-
INA +
A / B
BISTEn
RF
GND
RDY
GND
V
CCN
RVS (Q
j
)
(Q
h
) Q
7
(Q
g
) Q
6
(Q
f
) Q
5
(Q
i
) Q
4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
7B933
28
27
26
25
24
23
22
21
20
19
18
17
16
15
PLCC / LCC
顶视图
V
CCN
OUTC +
OUTC ±
OUTB-
OUTB +
OUTA +
OUTA-
PLCC / LCC
顶视图
BISTEn
A / B
INA +
INA-
INB ( INB + )
SI ( INB- )
模式
4 3 2 1 28 2726
BISTEn
GND
模式
RP
V
CCQ
SVS (D
j
)
(D
h
)D
7
5
6
7
7B923
8
9
10
11 1213 14 15 16 1718
25
24
23
22
21
20
19
FOTO
新奥
ENA
V
CCQ
CKW
GND
SC / D (D
a
)
B923–4
4 3 2 1 28 2726
(D
g
) D
6
(D
f
) D
5
(D
i
) D
4
(D
e
) D
3
(D
d
) D
2
(D
c
) D
1
(D
b
) D
0
RF
GND
RDY
GND
V
CCN
RVS (Q
j
)
(Q
h
) Q
7
5
6
7
7B933
8
9
10
11 1213 14 15 16 1718
25
24
23
22
21
20
19
2
(Q
g
) Q
6
(Q
f
) Q
5
(Q
i
) Q
4
(Q
e
) Q
3
(Q
d
) Q
2
(Q
c
) Q
1
(Q
b
) Q
0
接受
信息
卜FF器
INB ( INB + )
SI ( INB- )
模式
REFCLK
V
CCQ
SO
CKR
V
CCQ
GND
SC / D (Q
a
)
Q
0
(Q
b
)
Q
1
(Q
c
)
Q
2
(Q
d
)
Q
3
(Q
e
)
B923–7
REFCLK
V
CCQ
SO
CKR
V
CCQ
GND
SC / D (Q
a
)
B923–6
协议
逻辑
CY7B923
CY7B933
最大额定值
(以上其中有用寿命可能受到损害。对于用户指南 -
线,没有测试。 )
储存温度
......................................−
65 ° C至+ 150°C
环境温度与
电源的应用
..................................................−
55 ° C至+ 125°C
电源电压对地电位.................
0.5V至+ 7.0V
直流输入电压
................................................ −
0.5V至+ 7.0V
输出电流转换成TTL输出( LOW ) ...................... 30毫安
输出电流为PECL输出( HIGH ) ...................- 50毫安
静电放电电压........................................... >4001V
(每MIL -STD -883方法3015 )
闩锁电流.............................................. ....... >200毫安
工作范围
范围
广告
产业
军事
环境
温度
0
°
C至+70
°
C
−40
°
C至+ 85
°
C
−55
°
C至+ 125
°
C
外壳温度
V
CC
5V
±
10%
5V
±
10%
5V
±
10%
引脚说明
CY7B923的HOTLink发送器
名字
D
0−7
(D
b
h
)
SC / D (D
a
)
I / O
TTL IN
描述
并行数据输入。数据移入在CKW的上升沿发送,如果ENA为低
(或在一个上升CKW与新奥LOW ) 。如果ENA和新奥都很高,一个空字符( K28.5 )是
发送。当MODE为高电平,D
0, 1, ...7
成为ð
B,C , ... H
分别。
特殊字符/数据选择。一个高点的时候CKW上升SC / D使发射器编码
D上的图案
0−7
作为控制码(特殊字符),而一个低电平使数据被编码
使用8B / 10B数据字母表。当MODE为高电平, SC / D (D
a
)作用为D
a
输入。 SC / D具有
相同的定时为D
0−7
.
发送违反符号。如果SVS为高电平时CKW上升,违反符号进行编码并发送
而在并行输入端的数据被忽略。如果SVS为低电平,D的状态
0−7
和SC / D决定
该代码发送。在正常或测试模式下,该引脚覆盖BIST发生器,迫使反
使命违反码。当模式为高(将发射机放置在非编码模式) ,
SVS (D
j
)作为对D
j
输入。 SVS具有相同的定时为D
0−7
.
启用并行数据。如果ENA为低电平上CKW的上升沿,数据被加载时,进行编码,并
发送。如果ENA和新奥高,数据输入被忽略,发射器将插入一个空
字符( K28.5 )来填充用户数据之间的空间。 ENA可连续举行HIGH / LOW或
它可以是脉冲的,每个数据字节进行发送。如果ENA被用于数据控制,新奥将
通常绑高,但可用于BIST功能的控制。
启用下一个并行数据。如果新奥集团为低,出现在D中的数据
0−7
在接下来的上升沿
CKW被加载,编码和发送。如果ENA和新奥都很高,出现在D中的数据
0−7
CKW的下一个上升沿将被忽略,发送器将插入一个空字符来填充空间
用户数据之间。 ENN可以连续地保持高/低,或者它可以与每个数据脉冲
字节发送。如果新奥正用于数据控制, ENA通常将绑高,但也可以是
用于BIST功能控制。
时钟写入。 CKW是既为乘法的PLL生成的时钟频率参考
高速传输时钟,并且,用于同步​​的并行数据输入的字节速率的写信号。
CKW必须连接到指定的频率范围内运行的一个晶体控制的时基
范围内的发射器和接收器组成。
光纤发射器关闭。 FOTO确定两个三PECL电发射机的功能
输出对。如果FOTO为低电平,由发送器编码的数据将出现在输出端CON-
tinuously 。如果FOTO为高电平, ± OUTA和OUTB ±被迫自己的“逻辑0 ”状态( OUT + = LOW
和OUT- =高) ,造成光纤发射模块到熄灭的光输出。 OUTC是
不受上FOTO水平,并可以被用作一个环回信号源为电路板级
诊断测试。
TTL IN
SVS
(D
j
)
TTL IN
ENA
TTL IN
新奥
TTL IN
CKW
TTL IN
FOTO
TTL IN
3
CY7B923
CY7B933
CY7B923的HOTLink发送器
(续)
名字
OUTA-
OUTB-
OUTC ±
I / O
PECL输出
描述
差分串行数据输出。这些PECL 100K输出( + 5V参考)能够驱动
端接的传输线或商用光纤发射器模块。未使用的双输出
可以连接到V
CC
以降低功耗,如果不需要的输出。 OUTA ±和OUTB ±受控制的
在FOTO水平,将维持在其“逻辑零”状态时, FOTO是断言。 OUTC ±不受影响
由上FOTO水平。 ( OUTA +和OUTB +被用作差分测试时钟输入,而在测试模式下,即
MODE =未连接或被迫V
CC
/2.)
编码器模式选择。关于模式的电平来确定要使用的编码方法。当
连接到GND ,模式选择8B / 10B编码。当连接到V
CC
,数据输入绕过编码器
和D上的位模式
一个-j中
直接进入到移位寄存器。当悬空(内部电阻保持在输入
V
CC
/ 2 )的内部位时钟发生器被禁止和+ OUTA / OUTB +成为差分位时钟是
用于工厂测试。在典型的应用模式是有线到V
CC
或GND 。
内建自测试开启。当BISTEN为低电平且ENA和新奥高,发射器发送一个
1-0交替模式( D10.2或D21.5 ) 。当任ENA或ENN置为低电平,并BISTEN为低电平时,
发射器开始重复测试序列,使发射器和接收器一起工作,以测试
整个链路的功能。在正常使用该输入端保持高电平或有线到V
CC
。该BIST发生器
自由运行的,用户无需初始化,但如果需要的图案发生器,所述BIST序列可以是
通过短暂断言SVS同时BISTEN为低初始化。 BISTEN具有相同的定时为D
0−7
.
读脉冲。 RP为60%的低占空比字节速率脉冲适合于读脉冲在CY7C42X列车
FIFO中。在RP上的频率是相同的CKW当由ENA的激活,并且占空比是独立的
该CKW占空比。脉冲宽度由内部逻辑发射机设置。在BIST模式, RP将保持
高为所有,但一个测试循环的最后一个字节。 RP将每个脉冲循环BIST低一个字节的时间。
功率输出驱动器。
电源内部电路。
地面上。
模式
3水平
BISTEn
TTL IN
RP
TTL OUT
V
CCN
V
CCQ
GND
CY7B933 HOTLink接收
名字
Q
0−7
(Q
b
h
)
SC / D (Q
a
)
I / O
TTL OUT
TTL OUT
描述
Q
0−7
并行数据输出。 Q
0−7
包含最近接收到的数据。这些输出变化同步的
nously与CKR 。当MODE为高电平,Q
0, 1, ...7
成为Q
B,C , ... H
分别。
特殊字符/数据选择。 SC / D表示接收到的数据的上下文。高表示控制
(特殊字符)编码,低电平表示数据字符。当模式为高(放置在接收器中
未编码模式) , SC / D作为Q
a
输出。 SC / D具有相同的定时为Q
0−7
.
收到违反符号。在RVS一个高电平表示一个编码规则违反已检测
在接收到的数据流。的低电平表明已检测到任何错误。在BIST模式下,一个低
在RVS表示发射器,接收器,以及链路上的逐字节基础上的正确操作。
当MODE为高(放置在非编码模式接收器) , RVS充当Q
j
输出。 RVS有
相同的定时为Q
0−7
.
数据输出做好准备。一个低脉冲的RDY表示新数据已收到并准备将
交付使用。如果丢失一个脉冲的RDY显示接收到的数据是空字符(通常由插入
发射机作为数据输入之间的垫) 。在BIST模式RDY将保持低位除了最后一个字节
测试回路,并将每个脉冲循环BIST高一字节的时间。
时钟读取。这个字节速率时钟输出相位和频率对准,以将输入的串行数据
流。 RDY ,Q
0−7
, SC / D和RVS全部同步切换与此输出的上升沿。
串行数据输入选择。这PECL 100K ( + 5V参考)输入选择INA或INB为活动
数据输入。如果A / B为高电平,INA被连接到移位器和信号连接到INA将被解码。如果
A / B为低INB被选中。
串行数据输入A.在接收该通信链路的一端的差分信号可以是
连接到差分输入对INA ±或INB ± 。无论是对INA或INB一对可以用作
该主数据输入,另一个可以用作回传信道或作为选择的替代数据输入
通过A / B的状态。
RVS (Q
j
)
TTL OUT
RDY
TTL OUT
CKR
A / B
TTL OUT
PECL IN
INA-
差异在
4
CY7B923
CY7B933
CY7B933 HOTLink接收
(续)
名字
INB
( INB + )
I / O
PECL IN
(中DIFF )
描述
串行数据输入B.此引脚可以是一个单端PECL数据接收的政府间谈判机构( INB )或半
差分对。如果是这样被连接到V
CC
,然后INB ±可以互换使用,因为差分线路接收机
与INA ± 。如果是正常连接并加载, INB变成单端PECL 100K ( + 5V为参考
转制)的串行数据输入端。 INB被用作测试时钟,而在测试模式。
状态输入。该引脚可以是一个单端PECL状态监控输入INB的( SI )或半
差分对。如果是这样被连接到V
CC
,然后INB ±可以互换使用,因为差分线路接收机
与INA ± 。如果是正常连接并加载, SI变成单端PECL 100K ( + 5V参考)
状态监视器输入,其被翻译成在SO引脚一个TTL电平信号。
状态输出。 SO是SI的TTL -翻译的输出。它通常用于转换载波检测
从光纤接收器连接到SI输出。当该引脚通常连接和加载
(没有任何外部上拉电阻),SO将假定相同的逻辑电平为SI和INB将
成为一个单端PECL的串行数据输入端。如果不希望的状态监视器翻译,然后
SO可以是有线到V
CC
和INB ±对可以用作差分串行数据输入。
重构启用。射频控制在接收器成帧器逻辑。当射频举行HIGH,每个SYNC
在移位器将检测到帧后面的数据( K28.5 )的象征。如果是高的2048连续
字节,内部成帧器切换到双字节模式。当射频保持低电平时,重新规划逻辑
被禁用。输入的数据流,然后连续地进行反序列化,并使用字节解码
边界由内部字节计数器设置。在数据流中的位错误不会造成别名同步
字符错误地重新构建数据。
参考时钟。 REFCLK是针对时钟/数据同步的PLL时钟频率基准。
REFCLK设置的大致中心频率为内部PLL跟踪输入位流。
REFCLK必须连接到的频率范围内运行的一个晶体控制的时基
与Tx / Rx对,频率必须是相同的发射机CKW频率(内
CKW±0.1%).
解码器模式选择。在模式引脚上的电平来确定要使用的解码方法。
当连接到GND ,模式选择8B / 10B解码。当连接到V
CC
,注册器的内容
绕过译码器和被发送至Q
A〜J
直接。当悬空(内部电阻按住MODE引脚处
V
CC
/ 2)的内部位时钟发生器被禁止和INB变成比特率测试时钟被用于工厂
测试。在典型应用中,模式是有线到V
CC
或GND 。
内建自测试使能。当BISTEN为低电平时,接收器等待一个D0.0 (每BIST循环发送一次)
性格,并开始连续测试序列,测试发射器,接收器的功能,
和连杆连接它们。在BIST模式下测试的状态可以用RDY和RVS进行监测
输出。在正常使用中BISTEN保持高电平或有线到V
CC
。 BISTEN具有相同的定时为Q
0−7
.
功率输出驱动器。
电源内部电路。
地面上。
在BIST模式中,输入寄存器变为签名巳
燕鸥发生器通过逻辑转换成并行输入寄存器
成线性反馈移位寄存器( LFSR ) 。当启用时,
这个线性反馈移位寄存器将产生一个511字节的序列,其中包括所有
数据和特殊字符代码,其中包括明确违例
化符号。这种模式提供了一个可预测的,但pseu-
做随机序列可以被匹配到相同的
线性反馈移位寄存器的接收器。
编码器
该编码器将通过所述输入保持输入数据稳压
存器到更适合于传输的串行接形式
terface链接。使用用ANSI X3.230指定的代码(光纤
信道)和IBM ESCON通道(码表是在
该数据表的末尾) 。八ð
0−7
数据输入转换
到任何一个数据符号或特殊字符,这取决于
在SC / D输入的状态。如果SC / D为高电平时,数据输入代表
控制代码,并使用特殊字符代码编码
SI
( INB- )
PECL IN
(中DIFF )
SO
TTL OUT
RF
TTL IN
REFCLK
TTL IN
模式
3水平
BISTEn
TTL IN
V
CCN
V
CCQ
GND
CY7B923的HOTLink发送器框图
描述
输入寄存器
输入寄存器保存由销售热线要处理的数据
链路发射器,并允许在输入定时来进行consis-
帐篷采用标准的FIFO 。输入寄存器的时钟由CKW
和装载在D信息
0−7
, SC / D和SVS引脚。
两个使能输入( ENA和ENN )允许用户选择何时
数据被加载至寄存器。主张ENA (使能,低电平有效)
会导致输入到寄存器被加载上的上升沿
CKW 。如果新奥(启用下,低电平有效)置时CKW
上升时,数据存在于上CKW的下一个上升沿输入
将被加载到输入寄存器。如果没有ENA ,也不是新奥
置低电平CKW的上升沿,则一个SYNC ( K28.5 )
字符被发送。这两个输入允许适当的时机和功能
与任何异步FIFO的时钟或FIFO的兼容性
无需外部逻辑,如图
图5中。
5
CY7B923
CY7B933
的HOTLink ™发射器/接收器
特点
光纤通道标准
IBM ESCON
®
柔顺
DVB- ASI标准
ATM兼容
8B / 10B编码的位或10位未编码
标准的HOTLink : 160-330 Mbps的
高速的HOTLink : 160-400 Mbps的高速AP-
并发症
低速的HOTLink : 150-160 Mbps的低成本光纤
应用
TTL同步I / O
无需外部PLL元件
三重100K PECL串行输出
双100K PECL串行输入
低功耗: 350毫瓦(德克萨斯州) , 650毫瓦器(Rx )
适用于光纤模块,同轴电缆,以及
双绞线媒体
内建自测试
+ 5V单电源
28引脚SOIC / PLCC / LCC
0.8μ的BiCMOS
双绞线) 。标准的HOTLink数据速率范围从
160-330兆比特/秒。更高速度的HOTLink也可用
能够用于高速应用( 160-400比特/秒),如
以及为那些低成本应用的HOTLink -155 ( 150-160
兆位/秒的操作)。
图1
显示了典型的连接
系统蒸发散到主机系统或控制器。
八比特的用户数据或协议信息的装入
中的HOTLink发送器和编码。串行数据SHIFT-
编出了三个差分正ECL ( PECL )串行端口
在比特率(即10倍于字节速率)。
该接收器的HOTLink接收串行比特流在其昼夜温差
髓鞘线路接收器输入端,并使用一个完全集成的
PLL时钟同步,恢复的时间信息,必要请
埃森进行数据重建。比特流进行反序列化,
解码,并检查传输错误。回收
字节都平行地沿着与接收主机
一个字节的速率时钟。
在8B / 10B编码器/解码器,可以在系统中禁用的
已经编码或加扰的传输的数据。 I / O信号
可用于创建一个无缝接口与两个异步
异步的FIFO中(即CY7C42X )和时钟频率的FIFO (即
CY7C44X ) 。内置自测试图形发生器和校验器
允许测试发射机,接收机,以及连接
链路作为一个系统的诊断检查的一部分。
HOTLink器件非常适用于多种应用场合
并行接口可以被替换为一个高速
点至点的串行链路。应用包括互连
工作站,服务器,海量存储,视频传输
设备。
功能说明
该CY7B923的HOTLink ™发射器和CY7B933的HOTLink
接收器是点 - 点通信积木
在高速串行链路的数据传输(光纤,同轴电缆和
CY7B923发送器逻辑框图
RP ENN ENA
SC / D (D
a
)
D
0− 7
(D
b
h
)
SVS (D
j
)
启用
输入寄存器
FOTO
CY7B933接收器逻辑框图
RF
A / B
INA +
INA-
INB ( INB + )
SI ( INB- )
PECL
TTL
数据
成帧器
解码器
注册
CKW
编码器
时钟
发电机
SO
OUTA
OUTB
OUTC
模式
BISTEn
TEST
逻辑
B923–1
REFCLK
模式
BISTEn
时钟
SYNC
解码器
TEST
逻辑
产量
注册
CKR
RDY
Q
0− 7
(Q
b
h
)
RVS (Q
j
)
SC / D (Q
a
) B923–2
的HOTLink是赛普拉斯半导体公司的商标。
ESCON是IBM公司的注册商标。
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
1999年4月5日
CY7B923
CY7B933
协议
逻辑
7B923
发送
TER
发送
信息
卜FF器
7B933
接收器
主持人
B923–3
串行链路
主持人
图1的HOTLink系统连接
CY7B923发送器引脚配置
SOIC
顶视图
OUTB-
OUTC ±
OUTC +
V
CCN
BISTEn
GND
模式
RP
V
CCQ
SVS (D
j
)
(D
h
) D
7
(D
g
)D
6
(D
f
)D
5
(D
i
)D
4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
7B923
28
27
26
25
24
23
22
21
20
19
18
17
16
15
CY7B933接收引脚配置
SOIC
顶视图
OUTB +
OUTA +
OUTA-
FOTO
新奥
ENA
V
CCQ
CKW
GND
SC / D (D
a
)
D
0
(D
b
)
D
1
(D
c
)
D
2
(D
d
)
D
3
(D
e
)
B923–5
INA-
INA +
A / B
BISTEn
RF
GND
RDY
GND
V
CCN
RVS (Q
j
)
(Q
h
) Q
7
(Q
g
) Q
6
(Q
f
) Q
5
(Q
i
) Q
4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
7B933
28
27
26
25
24
23
22
21
20
19
18
17
16
15
PLCC / LCC
顶视图
V
CCN
OUTC +
OUTC ±
OUTB-
OUTB +
OUTA +
OUTA-
PLCC / LCC
顶视图
BISTEn
A / B
INA +
INA-
INB ( INB + )
SI ( INB- )
模式
4 3 2 1 28 2726
BISTEn
GND
模式
RP
V
CCQ
SVS (D
j
)
(D
h
)D
7
5
6
7
7B923
8
9
10
11 1213 14 15 16 1718
25
24
23
22
21
20
19
FOTO
新奥
ENA
V
CCQ
CKW
GND
SC / D (D
a
)
B923–4
4 3 2 1 28 2726
(D
g
) D
6
(D
f
) D
5
(D
i
) D
4
(D
e
) D
3
(D
d
) D
2
(D
c
) D
1
(D
b
) D
0
RF
GND
RDY
GND
V
CCN
RVS (Q
j
)
(Q
h
) Q
7
5
6
7
7B933
8
9
10
11 1213 14 15 16 1718
25
24
23
22
21
20
19
2
(Q
g
) Q
6
(Q
f
) Q
5
(Q
i
) Q
4
(Q
e
) Q
3
(Q
d
) Q
2
(Q
c
) Q
1
(Q
b
) Q
0
接受
信息
卜FF器
INB ( INB + )
SI ( INB- )
模式
REFCLK
V
CCQ
SO
CKR
V
CCQ
GND
SC / D (Q
a
)
Q
0
(Q
b
)
Q
1
(Q
c
)
Q
2
(Q
d
)
Q
3
(Q
e
)
B923–7
REFCLK
V
CCQ
SO
CKR
V
CCQ
GND
SC / D (Q
a
)
B923–6
协议
逻辑
CY7B923
CY7B933
最大额定值
(以上其中有用寿命可能受到损害。对于用户指南 -
线,没有测试。 )
储存温度
......................................−
65 ° C至+ 150°C
环境温度与
电源的应用
..................................................−
55 ° C至+ 125°C
电源电压对地电位.................
0.5V至+ 7.0V
直流输入电压
................................................ −
0.5V至+ 7.0V
输出电流转换成TTL输出( LOW ) ...................... 30毫安
输出电流为PECL输出( HIGH ) ...................- 50毫安
静电放电电压........................................... >4001V
(每MIL -STD -883方法3015 )
闩锁电流.............................................. ....... >200毫安
工作范围
范围
广告
产业
军事
环境
温度
0
°
C至+70
°
C
−40
°
C至+ 85
°
C
−55
°
C至+ 125
°
C
外壳温度
V
CC
5V
±
10%
5V
±
10%
5V
±
10%
引脚说明
CY7B923的HOTLink发送器
名字
D
0−7
(D
b
h
)
SC / D (D
a
)
I / O
TTL IN
描述
并行数据输入。数据移入在CKW的上升沿发送,如果ENA为低
(或在一个上升CKW与新奥LOW ) 。如果ENA和新奥都很高,一个空字符( K28.5 )是
发送。当MODE为高电平,D
0, 1, ...7
成为ð
B,C , ... H
分别。
特殊字符/数据选择。一个高点的时候CKW上升SC / D使发射器编码
D上的图案
0−7
作为控制码(特殊字符),而一个低电平使数据被编码
使用8B / 10B数据字母表。当MODE为高电平, SC / D (D
a
)作用为D
a
输入。 SC / D具有
相同的定时为D
0−7
.
发送违反符号。如果SVS为高电平时CKW上升,违反符号进行编码并发送
而在并行输入端的数据被忽略。如果SVS为低电平,D的状态
0−7
和SC / D决定
该代码发送。在正常或测试模式下,该引脚覆盖BIST发生器,迫使反
使命违反码。当模式为高(将发射机放置在非编码模式) ,
SVS (D
j
)作为对D
j
输入。 SVS具有相同的定时为D
0−7
.
启用并行数据。如果ENA为低电平上CKW的上升沿,数据被加载时,进行编码,并
发送。如果ENA和新奥高,数据输入被忽略,发射器将插入一个空
字符( K28.5 )来填充用户数据之间的空间。 ENA可连续举行HIGH / LOW或
它可以是脉冲的,每个数据字节进行发送。如果ENA被用于数据控制,新奥将
通常绑高,但可用于BIST功能的控制。
启用下一个并行数据。如果新奥集团为低,出现在D中的数据
0−7
在接下来的上升沿
CKW被加载,编码和发送。如果ENA和新奥都很高,出现在D中的数据
0−7
CKW的下一个上升沿将被忽略,发送器将插入一个空字符来填充空间
用户数据之间。 ENN可以连续地保持高/低,或者它可以与每个数据脉冲
字节发送。如果新奥正用于数据控制, ENA通常将绑高,但也可以是
用于BIST功能控制。
时钟写入。 CKW是既为乘法的PLL生成的时钟频率参考
高速传输时钟,并且,用于同步​​的并行数据输入的字节速率的写信号。
CKW必须连接到指定的频率范围内运行的一个晶体控制的时基
范围内的发射器和接收器组成。
光纤发射器关闭。 FOTO确定两个三PECL电发射机的功能
输出对。如果FOTO为低电平,由发送器编码的数据将出现在输出端CON-
tinuously 。如果FOTO为高电平, ± OUTA和OUTB ±被迫自己的“逻辑0 ”状态( OUT + = LOW
和OUT- =高) ,造成光纤发射模块到熄灭的光输出。 OUTC是
不受上FOTO水平,并可以被用作一个环回信号源为电路板级
诊断测试。
TTL IN
SVS
(D
j
)
TTL IN
ENA
TTL IN
新奥
TTL IN
CKW
TTL IN
FOTO
TTL IN
3
CY7B923
CY7B933
CY7B923的HOTLink发送器
(续)
名字
OUTA-
OUTB-
OUTC ±
I / O
PECL输出
描述
差分串行数据输出。这些PECL 100K输出( + 5V参考)能够驱动
端接的传输线或商用光纤发射器模块。未使用的双输出
可以连接到V
CC
以降低功耗,如果不需要的输出。 OUTA ±和OUTB ±受控制的
在FOTO水平,将维持在其“逻辑零”状态时, FOTO是断言。 OUTC ±不受影响
由上FOTO水平。 ( OUTA +和OUTB +被用作差分测试时钟输入,而在测试模式下,即
MODE =未连接或被迫V
CC
/2.)
编码器模式选择。关于模式的电平来确定要使用的编码方法。当
连接到GND ,模式选择8B / 10B编码。当连接到V
CC
,数据输入绕过编码器
和D上的位模式
一个-j中
直接进入到移位寄存器。当悬空(内部电阻保持在输入
V
CC
/ 2 )的内部位时钟发生器被禁止和+ OUTA / OUTB +成为差分位时钟是
用于工厂测试。在典型的应用模式是有线到V
CC
或GND 。
内建自测试开启。当BISTEN为低电平且ENA和新奥高,发射器发送一个
1-0交替模式( D10.2或D21.5 ) 。当任ENA或ENN置为低电平,并BISTEN为低电平时,
发射器开始重复测试序列,使发射器和接收器一起工作,以测试
整个链路的功能。在正常使用该输入端保持高电平或有线到V
CC
。该BIST发生器
自由运行的,用户无需初始化,但如果需要的图案发生器,所述BIST序列可以是
通过短暂断言SVS同时BISTEN为低初始化。 BISTEN具有相同的定时为D
0−7
.
读脉冲。 RP为60%的低占空比字节速率脉冲适合于读脉冲在CY7C42X列车
FIFO中。在RP上的频率是相同的CKW当由ENA的激活,并且占空比是独立的
该CKW占空比。脉冲宽度由内部逻辑发射机设置。在BIST模式, RP将保持
高为所有,但一个测试循环的最后一个字节。 RP将每个脉冲循环BIST低一个字节的时间。
功率输出驱动器。
电源内部电路。
地面上。
模式
3水平
BISTEn
TTL IN
RP
TTL OUT
V
CCN
V
CCQ
GND
CY7B933 HOTLink接收
名字
Q
0−7
(Q
b
h
)
SC / D (Q
a
)
I / O
TTL OUT
TTL OUT
描述
Q
0−7
并行数据输出。 Q
0−7
包含最近接收到的数据。这些输出变化同步的
nously与CKR 。当MODE为高电平,Q
0, 1, ...7
成为Q
B,C , ... H
分别。
特殊字符/数据选择。 SC / D表示接收到的数据的上下文。高表示控制
(特殊字符)编码,低电平表示数据字符。当模式为高(放置在接收器中
未编码模式) , SC / D作为Q
a
输出。 SC / D具有相同的定时为Q
0−7
.
收到违反符号。在RVS一个高电平表示一个编码规则违反已检测
在接收到的数据流。的低电平表明已检测到任何错误。在BIST模式下,一个低
在RVS表示发射器,接收器,以及链路上的逐字节基础上的正确操作。
当MODE为高(放置在非编码模式接收器) , RVS充当Q
j
输出。 RVS有
相同的定时为Q
0−7
.
数据输出做好准备。一个低脉冲的RDY表示新数据已收到并准备将
交付使用。如果丢失一个脉冲的RDY显示接收到的数据是空字符(通常由插入
发射机作为数据输入之间的垫) 。在BIST模式RDY将保持低位除了最后一个字节
测试回路,并将每个脉冲循环BIST高一字节的时间。
时钟读取。这个字节速率时钟输出相位和频率对准,以将输入的串行数据
流。 RDY ,Q
0−7
, SC / D和RVS全部同步切换与此输出的上升沿。
串行数据输入选择。这PECL 100K ( + 5V参考)输入选择INA或INB为活动
数据输入。如果A / B为高电平,INA被连接到移位器和信号连接到INA将被解码。如果
A / B为低INB被选中。
串行数据输入A.在接收该通信链路的一端的差分信号可以是
连接到差分输入对INA ±或INB ± 。无论是对INA或INB一对可以用作
该主数据输入,另一个可以用作回传信道或作为选择的替代数据输入
通过A / B的状态。
RVS (Q
j
)
TTL OUT
RDY
TTL OUT
CKR
A / B
TTL OUT
PECL IN
INA-
差异在
4
CY7B923
CY7B933
CY7B933 HOTLink接收
(续)
名字
INB
( INB + )
I / O
PECL IN
(中DIFF )
描述
串行数据输入B.此引脚可以是一个单端PECL数据接收的政府间谈判机构( INB )或半
差分对。如果是这样被连接到V
CC
,然后INB ±可以互换使用,因为差分线路接收机
与INA ± 。如果是正常连接并加载, INB变成单端PECL 100K ( + 5V为参考
转制)的串行数据输入端。 INB被用作测试时钟,而在测试模式。
状态输入。该引脚可以是一个单端PECL状态监控输入INB的( SI )或半
差分对。如果是这样被连接到V
CC
,然后INB ±可以互换使用,因为差分线路接收机
与INA ± 。如果是正常连接并加载, SI变成单端PECL 100K ( + 5V参考)
状态监视器输入,其被翻译成在SO引脚一个TTL电平信号。
状态输出。 SO是SI的TTL -翻译的输出。它通常用于转换载波检测
从光纤接收器连接到SI输出。当该引脚通常连接和加载
(没有任何外部上拉电阻),SO将假定相同的逻辑电平为SI和INB将
成为一个单端PECL的串行数据输入端。如果不希望的状态监视器翻译,然后
SO可以是有线到V
CC
和INB ±对可以用作差分串行数据输入。
重构启用。射频控制在接收器成帧器逻辑。当射频举行HIGH,每个SYNC
在移位器将检测到帧后面的数据( K28.5 )的象征。如果是高的2048连续
字节,内部成帧器切换到双字节模式。当射频保持低电平时,重新规划逻辑
被禁用。输入的数据流,然后连续地进行反序列化,并使用字节解码
边界由内部字节计数器设置。在数据流中的位错误不会造成别名同步
字符错误地重新构建数据。
参考时钟。 REFCLK是针对时钟/数据同步的PLL时钟频率基准。
REFCLK设置的大致中心频率为内部PLL跟踪输入位流。
REFCLK必须连接到的频率范围内运行的一个晶体控制的时基
与Tx / Rx对,频率必须是相同的发射机CKW频率(内
CKW±0.1%).
解码器模式选择。在模式引脚上的电平来确定要使用的解码方法。
当连接到GND ,模式选择8B / 10B解码。当连接到V
CC
,注册器的内容
绕过译码器和被发送至Q
A〜J
直接。当悬空(内部电阻按住MODE引脚处
V
CC
/ 2)的内部位时钟发生器被禁止和INB变成比特率测试时钟被用于工厂
测试。在典型应用中,模式是有线到V
CC
或GND 。
内建自测试使能。当BISTEN为低电平时,接收器等待一个D0.0 (每BIST循环发送一次)
性格,并开始连续测试序列,测试发射器,接收器的功能,
和连杆连接它们。在BIST模式下测试的状态可以用RDY和RVS进行监测
输出。在正常使用中BISTEN保持高电平或有线到V
CC
。 BISTEN具有相同的定时为Q
0−7
.
功率输出驱动器。
电源内部电路。
地面上。
在BIST模式中,输入寄存器变为签名巳
燕鸥发生器通过逻辑转换成并行输入寄存器
成线性反馈移位寄存器( LFSR ) 。当启用时,
这个线性反馈移位寄存器将产生一个511字节的序列,其中包括所有
数据和特殊字符代码,其中包括明确违例
化符号。这种模式提供了一个可预测的,但pseu-
做随机序列可以被匹配到相同的
线性反馈移位寄存器的接收器。
编码器
该编码器将通过所述输入保持输入数据稳压
存器到更适合于传输的串行接形式
terface链接。使用用ANSI X3.230指定的代码(光纤
信道)和IBM ESCON通道(码表是在
该数据表的末尾) 。八ð
0−7
数据输入转换
到任何一个数据符号或特殊字符,这取决于
在SC / D输入的状态。如果SC / D为高电平时,数据输入代表
控制代码,并使用特殊字符代码编码
SI
( INB- )
PECL IN
(中DIFF )
SO
TTL OUT
RF
TTL IN
REFCLK
TTL IN
模式
3水平
BISTEn
TTL IN
V
CCN
V
CCQ
GND
CY7B923的HOTLink发送器框图
描述
输入寄存器
输入寄存器保存由销售热线要处理的数据
链路发射器,并允许在输入定时来进行consis-
帐篷采用标准的FIFO 。输入寄存器的时钟由CKW
和装载在D信息
0−7
, SC / D和SVS引脚。
两个使能输入( ENA和ENN )允许用户选择何时
数据被加载至寄存器。主张ENA (使能,低电平有效)
会导致输入到寄存器被加载上的上升沿
CKW 。如果新奥(启用下,低电平有效)置时CKW
上升时,数据存在于上CKW的下一个上升沿输入
将被加载到输入寄存器。如果没有ENA ,也不是新奥
置低电平CKW的上升沿,则一个SYNC ( K28.5 )
字符被发送。这两个输入允许适当的时机和功能
与任何异步FIFO的时钟或FIFO的兼容性
无需外部逻辑,如图
图5中。
5
查看更多CY7B923-155JIPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
QQ: QQ:1961188646 QQ:2580480828 QQ:2624016688 QQ:2903635775
电话:0755-23042311/0755-23123306/85273283
联系人:朱先生谭小姐
地址:深圳市福田区华强北华强电子世界三店2A051/振兴路西101号华匀大厦1栋7楼709室
CY7B923-155JI
CYPRESS
17+
9800
PLCC
QQ: QQ:549400747 QQ:2630605547
电话:0755-82522910(原厂渠道,原装正品,优势热卖)
联系人:廖斌
地址:深圳市福田区振兴路101号振华大院华匀大厦1栋5楼B14
CY7B923-155JI
CYPRESS
1708+ 全新原装★★★★
2800
PLCC
原厂渠道,原装正品,特价现货热卖★★★★★
QQ: QQ:549400747 QQ:3502485943
电话:0755-82522910 (原厂渠道,原装正品,优势热卖)
联系人:张欣
地址:深圳市福田区振兴路101号振华大院华匀大厦1栋5楼B14
CY7B923-155JI
CYPRESS
1708+ 全新原装★★★★
2800
PLCC
原厂渠道,原装正品,特价现货热卖★★★★★
QQ: QQ:549400747 QQ:3502485943
电话:0755-82522910 (原厂渠道,原装正品,优势热卖)
联系人:张小花
地址:深圳市福田区振兴路101号振华大院华匀大厦1栋5楼B14
CY7B923-155JI
CYPRESS
1708+ 全新原装★★★★
2800
PLCC
原厂渠道,原装正品,特价现货热卖★★★★★
QQ: QQ:549400747 QQ:3502485943
电话:0755-82522910 (原厂渠道,原装正品,优势热卖)
联系人:肖诚
地址:深圳市福田区振兴路101号振华大院华匀大厦1栋5楼B14
CY7B923-155JI
CYPRESS
1708+ 全新原装★★★★
2800
PLCC
原厂渠道,原装正品,特价现货热卖★★★★★
QQ: QQ:549400747 QQ:3502485943
电话:0755-82522910 (原厂渠道,原装正品,优势热卖)
联系人:廖斌
地址:深圳市福田区振兴路101号振华大院华匀大厦1栋5楼B14
CY7B923-155JI
CYPRESS
1708+ 全新原装★★★★
2800
PLCC
原厂渠道,原装正品,特价现货热卖★★★★★
QQ: QQ:549400747 QQ:3502485943
电话:0755-82522910 (原厂渠道,原装正品,优势热卖)
联系人:廖芳
地址:深圳市福田区振兴路101号振华大院华匀大厦1栋5楼B14
CY7B923-155JI
CYPRESS
1708+ 全新原装★★★★
2800
PLCC
原厂渠道,原装正品,特价现货热卖★★★★★
QQ: QQ:1943836888 QQ: QQ:2859863449
电话:0755-23603537
联系人:朱
地址:广东省深圳市福田区华强北上步工业区101栋523
CY7B923-155JI
CYPRESS
18+
65320
PLCC
原装进口现货,假一赔十
QQ: QQ:285516526 QQ:995147872 QQ:1296700454 QQ:876856029
电话:0755-82951790-23487483
联系人:陆先生 徐小姐
地址:福田区振兴路华匀大厦3F 福田区中航路高科德电子城2楼A2031 香港九龙观塘鸿图道57号南洋广场2106室 (本公司承诺只做进口原装正品!)
CY7B923-155JI
CY
07+
3000
PLCC28
100%原装现货可出样品
QQ: QQ:5645336
电话:13910052844(微信同步) 010-51653931
联系人:刘先生
地址:北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
CY7B923-155JI
√ 欧美㊣品
▲10/11+
9560
贴◆插
【dz37.com】实时报价有图&PDF
查询更多CY7B923-155JI供应信息

深圳市碧威特网络技术金祥彩票